核心内容摘要
灵感画廊实战案例：用‘梦境描述’生成电影级海报的完整流程
always语句介绍module是一个模块的语法或者说是一个电路模块的语法然后FPGA代码中见的最多的应该就是alwsys语句了。
到处都是alwsys那么alwayls怎么意思呢例如最常用的一句always (posedge clk or negedge rst_n)关键字always就是一直的意思就是上电后这个模块会一直运行下去。
是探测变化的意思就是小括号内的信号只要安装规定的动作变化就能被探测到。
小括号的内容就是该模块运行的条件关键字posedge是取上升沿的意思posedge clk就是clk这个信号的上升沿是触发条件negedge就是取下降沿的意思negedge rst_n就是rst_n这个信号的下降沿是触发条件or就是posedge clk和negedge rst_n这两个条件有一个达到这个模块就会运行。
于是乎FPGA代码阅读就变得特别简单了。
。
。
always (posedge clk or negedge rst_n) begin if (!rst_n) begin q 1b0; end else begin q d; end end
FPGA 编码的「黄金规范」时序逻辑生成寄存器一个 always 块对应一个时钟域 一组强关联的时序动作可赋值多个信号拒绝「一个信号一个 always 块」必须用非阻塞赋值模拟硬件并行更新触发列表必须包含时钟沿异步复位需加复位沿同步复位仅加时钟沿寄存器的更新 / 复位仅在触发沿到来时发生非触发沿保持原值。
组合逻辑无寄存器一个 always 块对应一个独立的组合逻辑功能可赋值多个相关输出必须用阻塞赋值模拟硬件实时连线触发列表用always (*)自动敏感列表避免漏写输入导致的综合毛刺。
通用规则不同时钟域、不同复位方式的逻辑必须分开写 always 块寄存器信号必须在 always 块内赋值且只能在一个 always 块内赋值多驱动会导致硬件冲突综合报错所有寄存器必须有复位值避免上电后状态未知FPGA 设计的硬性要求。